DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03787474

SEMICONDUCTOR DEVICE FOR DRIVING PLATE TYPE LIGHT VALVE

PUB. NO.:

04-152574 [JP 4152574 A]

PUBLISHED:

May 26, 1992 (19920526)

INVENTOR(s):

HAYASHI YUTAKA

KAMIYA MASAAKI KOJIMA YOSHIKAZU

TAKASU HIROAKI

APPLICANT(s): AGENCY OF IND SCIENCE & TECHNOL [000114] (A Japanese

Government or Municipal Agency), JP (Japan)

SEIKO INSTR INC [000232] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.:

02-277436 [JP 90277436]

FILED:

October 16, 1990 (19901016)

INTL CLASS:

[5] H01L-029/784; G02F-001/136

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1263, Vol. 16, No. 435, Pg. 99,

September 10, 1992 (19920910)

ABSTRACT

PURPOSE: To prevent back channel effectively and shut off an incident light by controlling the inductance of the channel region of a transistor, which constitutes a switching element with main and sub gate electrodes in a pair through each insulating film from both sides of a semiconductor film.

CONSTITUTION: Lamination structure 2 is made on a supporting substrate 1, and at the surface is made a light valve driving transparent electrode, that is, a picture element electrode 3. And a switching element 4 for selectively exciting the picture element electrode 3 is made at the lamination structure 2, and the switching element 4 is equipped with a drain region 5 and a source region 6, and a channel region 7 is provided between the drain region 5 and the source region 6. A main gate electrode 9 is made through a gate insulating film 8 on the surface side of the channel region 7, and the main electrode 9 controls the conductance of the channel region 7 and turns on or turns off the switching element 4. A shading layer 11 is arranged at the rear of that channel region 7 through an insulating layer 10, and in the case that the shading film of the shading layer 11 is conductive, the shading layer 11 becomes the substrate electrode, too, for controlling the back channel.

DIALOG(R)File 352:DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

009006693 **Image available**
WPI Acc No: 92-133997/199217
XRAM Acc No: C92-062654
XRPX Acc No: N92-099998

Flat plate light valve driving device - comprises substrate, semiconductor film, switching transistor, channel region main gate electrode, leakage current inhibiting layer, etc.

Patent Assignee: AGENCY OF IND SCI & TECHNOLOGY (AGEN); SEIKO INSTR INC (DASE); KOGYO GIJUTSUIN (AGEN); SEIKO ELECTRON CO LTD (SEIK-N)

Inventor: HAYASHI Y; KAMIYA M; KOJIMA Y; TAKASU H

Number of Countries: 007 Number of Patents: 013

Patent Family:

Week Applicat No Kind Date Main IPC Patent No Kind Date A 19920422 EP 91309495 A 19911015 199217 B EP 481734 B1 19991229 EP 91309495 A 19911015 H01L-027/12 200005 EP 481734 200013 A 19911015 H01L-027/12 20000203 DE 631879 DE 69131879 E EP 91309495 A 19911015 20000321 US 91771756 A 19911004 H01L-021/84 200021 US 6040200 A US 9360163 A 19930507 US 97834168 A 19970414

JP **4152574** A 19920526 JP 90277436 A 19901016 H01L-029/784 199231 US 5233211 A 19930803 US 91771756 A 19911004 H01L-027/01 199332 EP 481734 A3 19930825 EP 91309495 A 19911015 199508

TW 236681 A 19941221 TW 91107841 A 19911004 G02B-003/00 199510

JP 96024193 B2 19960306 JP 90277436 A 19901016 H01L-029/786 199614 JP 9102610 A 19970415 JP 90277436 A 19901016 H01L-029/786 199725

JP 9524343 A 19901016

US 5672518 A 19970930 US 91771756 A 19911004 H01L-021/265 199745

US 9360163 A 19930507

US 5759878 A 19980602 US 91771756 A 19911004 H01L-021/86 199829

US 9360163 A 19930507

US 95496540 A 19950629

US 5926699 A 19990720 US 95496540 A 19950629 H01L-021/86 199935

US 9889465 A 19980602

EP 481734

Priority Applications (No Type Date): JP 90277436 A 19901016; JP 9524343 A 19901016

Cited Patents: No-SR.Pub; 2.Jnl.Ref; EP 136509; JP 58218169; US 4609930; US 4748485; US 4751196; US 4875086

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

EP 481734 A E 14

Designated States (Regional): DE FR GB IT

EP 481734 B1 E

Designated States (Regional): DE FR GB IT

DE 69131879 E Based on

US 6040200 A Div ex US 91771756

		Cont of	US 9360163
		Div ex	US 5233211
		Cont of	US 5672518
JP 4152574	Α	10	
US 5233211	Α	12	
JP 96024193	B2	8 Based on	JP 4152574
JP 9102610	Α	10 Div ex	JP 90277436
US 5672518	Α	Div ex	US 91771756
		Div ex	US 5233211
US 5759878	Α	Div ex	US 91771756
		Div ex	US 9360163
		Div ex	US 5233211
		Div ex	US 5672518
US 5926699	Α	Cont of	US 95496540
		Cont of	US 5759878

Abstract (Basic): EP 481734 A

Semiconductor device comprises: support substrate (1); semiconductor thin film (23); switching transistor (4); channel region (7); main gate electrode (9); electrode (3) connected to the switching transistor so that a leakage current inhibiting layer (11) is disposed on the side of the channel region opposite the gate electrode.

Also included method for mfr. comprises: (A) forming substrate (1, 2) by laminating a light shielding thin layer (21) on insulating film (22) and a semiconductor film (23) on a support substrate (1); (B) forming a light shielding pattern layer by selectively etching the laminate to form a switching transistor (4) having a channel region (7) in the semiconductor thin film and a main gate electrode (9) covering it; (C) forming an electrode (3) electrically connected to the switching element and the substrate.

Also included is a light valve device including stacked layers mfd. as described.

USE/ADVANTAGE - Device can be used for driving light valves of flat plate type. Structure has thin film transistors capable of effectively preventing back-gating and of blocking incident light.

Dwg.1/5

Title Terms: FLAT; PLATE; LIGHT; VALVE; DRIVE; DEVICE; COMPRISE; SUBSTRATE; SEMICONDUCTOR; FILM; SWITCH; TRANSISTOR; CHANNEL; REGION; MAIN; GATE:

ELECTRODE; LEAK; CURRENT; INHIBIT; LAYER

Derwent Class: L03; P81; U14; V07

International Patent Class (Main): G02B-003/00; H01L-021/265; H01L-021/84; H01L-021/86; H01L-027/01; H01L-027/12; H01L-029/784; H01L-029/786

International Patent Class (Additional): G02F-001/13; G02F-001/136;

H01L-021/336; H01L-027/13; H01L-029/78; H01L-031/18

File Segment: CPI; EPI; EngPI

9 日本国特許庁(JP)

⑩特許出願公開

母公開特許公報(A) 平4-152574

@Int. CI. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月26日

H 01 L 29/784

9056-4M 9056-4M H 01 L 29/78

3 1 1 X 3 1 1 **

'1 ---

審查請求 有

請求項の数 17 (全10頁)

SA発明の名称

平板型光弁駆動用半導体装置

公特 顧 平2-277436

②出 顧 平2(1990)10月16日

危発 明 者 林

豊 茨城県つくば市梅園1丁目1番4 工業技術院電子技術総

合研究所内

@発明者神谷

昌 明

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

创出 顯 人 工業技術院長

@復代理人 并理士 林 敬之助

セイコー電子工業株式

会社

⑩代 理 人 弁理士 林 敬之助

最終頁に続く

題. 人

東京都江東区亀戸6丁目31番1号

東京都千代田区霞が関1丁目3番1号

明·加斯 音

1. 発明の名称

平板型光井閣動用半導体装置

- 2. 特許請求の範囲
- 1. 支持基板と、该支持基板の上に配置された過光 性機構と、該適光性薄膜の上に絶操膜を介して配置された半導体薄膜とを含む積層構造を育する複合基板と、

波波合語板の上の少なくとも前記選光性海線を とり除いた部分上に配置された光弁風動用透明電 紙と、

数半導体薄膜に形成されたチャネル側域及び後 チャネル傾域の等温を制御する為の主ゲート電極 を育するトランジスタからなり、は透明電極を選 択的に励起する為のスイッチング業子と、

設選光性薄膜から構成されており選チャネル領 域に対して選主ゲート電極の反対側に配置された 選光層とからなる半導体装置。

2.退光層は導電性材料からなる頭次項1に記載の

半導体装置。

- 3. 返支特益板は、酸化アルミニウムで形成されて --いる動攻項【に記載の半導体装置。
- 4. 波チャネル領域は、シリコン単結晶からなる半 導体薄膜に形成されている野求項1に記録の半導 体装置。
- 5. 過光性の絶縁材料からなる支持基板と、放支持 基板の上に配置された遮光性薄膜と、放逸光性薄 膜の上に配置された絶縁膜と、放絶線膜の上に配 置されているとともに放絶線膜に対して接着され た単時晶材料からなる半導体薄膜とを含む質層構 遠を有する複合基板。
- 6. 該選光性薄膜は導電性材料からなる請求項5に 記載の複合基板。
- 7. 波遮光性薄膜はポリシリコンからなる請求項 6 に記載の複合器板。
- 8. 波避光性得限は支持返収からヘテロエピタキシャル成長したシリコン単結品であり、該半導体 時限は、該避光性薄膜からエピタキシャル成長したものであることを特徴とする選求項5に記載の

设合基板。

- 3. 該遮光性薄膜はゲルマニウムとシリコンゲルマニウムとシリコンのうち少なくとも1つを含む単層膜又は多層膜である請求項6に記載の複合基板。
- 18. 該積層構造は支持基板と選光性薄集の間に介在 する下地膜を含んでいる請求項5に記載の複合 基板。
- [1. 垓下地蹟はオキシナイトライドからなる請求項 10に記載の複合基板。
- 12. 竣下地職は酸化シリコンからなり、減支持基板 は酸化シリコンを主成分とする石英である環水項 jgに記載の複合基板。
- |は、装器録表は室化シリコンからなる請求項5に記録の複合拡複。
- 14. 変絶録異は酸化シリコンからなる請求項与に記載の複合搭板。
- 15. 該給録膜は室化シリコンと酸化シリコンの多層 臓である頭求項与に記載の複合基板。
- 18. 波半導体薄膜はシリコン単結晶薄膜からなる語 水項5に記載の複合基板。

(従来の技術)

アクティ<u>プマトリ</u>クス装置の原理は簡単であり、各画案にスイッチング案<u>干を設け</u>、特定の画案を選択する場合には対応するスイッチング業子を導通させ、非選択時においてはスイッチング業子を非導通状態にしておくものである。このスイッチング業子は液晶パネルを構成するガラス基板上に形成されている。従ってスイッチング業子の薄膜化技術が重要である。このスイッチング業子として通常薄膜トランジスタが用いられる。

従来、アクティブマトリクス装置においては選 膜トランジスタはガラス拡板上に増積されたシリ コン毒腫の表面に形成されていた。かかるトラン ジスタは一般に電界効果絶縁ゲート型のものが用 いられる。この型のトランジスタは、シリコン 専中に形成されたチャネル領域と、 僕チャネル領域 域を関う様に形成されたゲート電極とから構成されたが、 ゲート電極に所定の地圧を印面する事 により、チャネル領域のコンダクタンスを創御し スイッチング動作を行なうものである。

17. 支持基板の上に順に重ねられた遮光性薄膜、絶 経際、及び半導体薄膜を含む額層を有する基板を 準備する工程と、

袋殻脂をエッチングし、下層に遮光性薄膜からなる遮光腸を形成する工程と、

該選光層上に絶縁機を介して配置された半導体 薄膜に対して、チャネル領域及び第チャネル領域 を覆う主ゲート電極を含むトランジスタからなる スイッチング素子を形成する工程と、

策支持基板上において対応するスイッチング業 子に結線された光弁駆動用透明電極を形成する工 程とからなる半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は直視型表示装置や投影型表示装置等に用いられる平板型光弁装置例えばアクティブマトリクス液晶パネルに関する。より詳しくは、液晶パネルの接板として組込まれ液晶を直接駆動する。 なの電極及びスイッチング業子が形成された半導体装置に関する。

(発明が解決しようとする課題)

しかしながら、従来の絶録ゲート型薄膜トランジスクにおいては、ゲート電圧を制御してチャネル領域を非導通状型にしても、薄膜の裏面側を通ってチャネル領域にリーク電波が流れてしまうという問題点があった。所谓パックチャネルであり、アクティブマトリクス装置の正常な動作が配きた。即ち、各国は大で高速に動作する公には、各スイッチングを発売しまります。現上必要であるが、このバックチャネルの公に必要なスイッチング性能を得る事ができない。

一方、パックチャネルを用載させることができたとしても、本半導体装置は光照射下で用いるものであるから、薄膜トランジスタのチャネル領域に外部から光が入射がするとそのコンダクタンスが増加し、非導過状態におけるドレイン・ソース内のリーク電流となる。このリーク電流と光を照射しないときのリーク電流の比はチャネル領域を

形成する半導体薄膜が単結品の様に高品質である ほど大きくなるという関題点もあった。

(課題を解決する為の手段)

上述した従来の間面点に載み、本発明はバック チャネルを育効に防止する事ができ且つ入射光を 適断する事のできる構造を育する薄膜トランジス タを個えた平板型光弁駆動用半導体装置を提供す る事を目的とする。

製中に形成されており、主ゲート電腦は数チャネル領域を覆う様に形成されている。この主ゲート電腦とは別に、選光層が形成されている。この選光層は、波遮光性薄膜から構成されており、数チャネル領域に対して主ゲート電腦の反対側に配置されている。即ち、トランジスタのチャネル領域は上下から主ゲート電腦と選光器とによって決済された構造となっている。

好ましくは、トランジスタチャネル領域の両側 に配置された主ゲート電極は遮光性材料からなっ ており、前記遮光層とともにチャネル領域を外部 入射光から略完全に遮断している。

さらに行ましくは前記選先期は導電性材料から なっており、バックチャネルをなくしている。又 バックチャネルを制御するために避光層へ電流を 与える事もできる。

さらに好ましくはトランジスタのチャネル領域 は、シリコン単結晶からなる半導体薄膜に形成さ れており、通常の LS I 技術を用いてサブミク ロンのオーダで加工する単が可能である。

(作用)

かかる構成を有する平板型光弁国動用半導体 設置においては、スイッチング素子を構成するト ランジスタのチャネル領域のコンダクタンスは半 導体滞験の両面から各々絶容器を介して主剤ー分 のゲート電極によって制御される。従って、従来 の薄膜トランジスタの様に片面からのみ1個の ゲート電極によって制御される構造と異なり、 パックチャネルが生じない。 換含すると、本発明 にかかる耐ゲート電極はパックチャネルを抑制す る為に致けられているものである。

加えて、チャネル領域は上下から一対の選先性 ゲート電極によって選われているので、光弁袋匠 に入射する光は選集電極を避避するとともに、 チャネル領域においては略完全に遮断され、光電 液の発生を有効に防止している。

(実 篇 例)

以下図面を参照して、本発明の舒通な実施費を 詳細に説明する。第1図は、平板型光弁駆動原準 導体装置の模式的部分斯面図である。図示する様 に、本装器は支持基板1の上に形成された額層構 造2を有している。 積層構造2は、遮光性薄膜と、 **该遮光性痔臓の上に絶嫌膜を介して配置された半** 導体背膜とを含んでいる。鞣器構造2である複合 益仮の表面には光弁駆動用透明電極即ち画業電極 3が形成されている。そして、積船構造2には蓋 素徴揺るを選択的に励起する為のスイッチング素 子4が対応的に形成されている。スイッチング業 子4は、半導体薄膜中に互いに離闢して形成され たドレイン領域5及びソース領域6を具備してい る。ドレイン領域5は信号揮7と結構しており、 ソース領域6は対応する画業電揺3に結束されて いる。又、ドレイン領域5とソース領域6の間に はチャネル領域了が双けられている。チャネル領 城7の表面側にはゲート絶縁襲8を介して主ゲー ト電艦9が形成されている。主ゲート電艦9は図 示しない走査線に結集されているとともに、チャ ネル領域でのコンダクタンスを試費しスイッチン グ君子4のオンオフ動作を実行する。彼チャネル 領域7の裏面側には、絶縁襲10を介して選光暦11 が配置されている。即ち、選先屋11はチャネル領域7に対して主ゲート電腦9の反対側に配置されている。この選先屋11は前述した遮光性薄膜から構成されている。この選先性薄膜が間時に導電性である場合は、選先暦11はバックチャネルを頻響する副ゲート電路ともなる。

チャネル領域7の両側に配置された一対の主副 ゲート電極9及び11は遮光性材料から構成されて いるので、チャネル領域7に入射する光を完全に 遮断している。

又本実施例においては、チャネル領域7はシリコン単結品からなる半導体運賃に形成されており、 通常のLS1加工技術が直接適用できるのでその チャネル長をサブミクロンのオーダにまで散梱化 する事が可能である。

第2回は本発明にかかる平板型光弁駆動用半導体装置の製造に用いられる複合基板の模式的部分 断面図である。図示する様に、複合基板は支持基 板1とその上に形成された額層構造2とからなっ ている。先ず、支持基板1は過光性の絶数材料例

いた場合に<u>は、その上にヘテロエピタキシャル成</u> 長したシリコン単語品を選光績として用いる事も

福層構造 2 は、支持基板 1 と選光性薄膜 21の間に介在する下地膜 24を含んでいても良い。この下地膜 24を含んでいても良い。この下地膜 24とは支持基板 1 と数層構造 2 の間の密着性を耐上させる為に設けられている。 例えば、支持基本 1 が酸化シリコンを主成分とする石英化シリコンを用いる 1 ができる。 文持基板 1 からのは重な 1 からのは重な 2 以 文持基板 1 からのは重な 2 以 文はオキシナイトライド、又はそのうとする。 特にオキシナイトライドは多力の関節ができる。 特にオキシナイトライドはあ力の関節ができるので利用である。

次に、絶縁観22は後に選光性薄膜21から構成される副ゲート電極に対するゲート絶縁裏として用いられるものであり、例えば酸化シリコン又は室化シリコンから構成される。あるいは、絶縁観22は窒化シリコンと酸化シリコンの多層動から構成

えば酸化シリコンを主成分とする耐熱性の石英あ るいは、酸化アルミニウムから構成されている。 **激化アルミニウムは熱膨張係数がシリコンに近く、** 必力が発生しにくい点で優れている。又、単結基 も形成できる為、その上に単結晶半導体膜をヘテ ロエピタキシャル収長する事もできる。次に、赞 層構造2は、支持基板1の上に配置された選光性 常装21と、波遮光性薄膜21の上に配置された路線 膜22と、波色球膜22の上に配置されているととも に支持基板1に対して接着された単結晶材料から なる半導体薄膜23とを含んでいる。波遮光性薄膜 21は毎電性材料からなり、例えばポリシリコンが 用いられる。 あるいは、ポリシリコンの単層膜に 代えて、ゲルマニウム又はシリコンゲルマニウム 又はシリコンの単層膿あるいは少なくとも1層の ゲルマニウム又はシリコンゲルマニウムを含むシ リコンの多磁膿を用いる事もできる。さらには、 これら半導体材料に代えてシリサイド、アルミニ ウム等の金属膿を用いる申もできる。又、支持菇

する事もできる。

意間構造2の上部に位置する半導体滞襲23は例えばシリコンから構成される。このシリコンは単一結晶、多結晶あるいは非品質の材料を用いる事ができる。非晶質シリコン薄膜あるいは多結晶シリコン薄膜は化学気用ので比較の大面面のアクティブマトリクス装置を製造するので比較の高温している。非晶質シリコン接近を引ができる。特に、非晶質シリコン潜膿は 350で以下の低温で形成できる為、大面観点の小型には2インチ程度の小型液温ができる。

板として睫化アルミニウム、即ちサファイヤを用

しかしながら、多結品シリコン薄膜を用いた場合には、歌観半導体加工技術を適用してサブミクロンのオーダのチャネル長を有するトランジスタを形成すると素子定数の再現性が悪く、パラツキも大きくなる。更に、非品質シリコンの場合は、

サブミクロン加工技術を用いても高速スイッチは 期待できない。これに対して、シリコン単結晶か らなる半導体薄膜を用いた場合には、微糊半導体 加工技術を直接適用する単ができスイッチング常 子の換板密度を答しく向上でき、超散細な光弁装 置を得る事ができる。

たとえスイッチング案子がミクロンオーダーの チャネル長でもチャネル移動度が大きいので、高 速動作を可能とする。さらにこれらのスイッチン グ素子を装置する周辺回路を同一支符芸板上に高 路度に集積可能となり、高速でスイッチング案子 アレーを制御できるので、高精細動画像表示には 不可欠となる。

次に第3回を参照して、本発明にかかる半導体 設置の製造方法を詳細に説明する。先ず、第3回 (A)に示す工程において、複合基板が準備される。 即ち、研磨した石英板からなる支持基板1の上に、 先ず化学気相成長法あるいはスパッタリングを用いて酸化シリコンからなる下地酸24を形成する。 下地酸24の上に、化学気相成長法を用いてポリシ

行なっても良い。この様にして得られたシリコン 単数品半導体薄膜23はシリコンウエハの品質が実 質的にそのまま保存されるので結晶方位の一様性 や格子欠略密度に関して極めて優れた半導体基板 材料を得る事ができる。

なおシリコンウエハの熱圧者した面は現状の技術では電気的な欠略が多少技るので、次の様な工程が更に好ましい。すなわち単結晶ウエハに熱酸化又はCVDによりSiO2を形成し、必要ならば表面研摩を行なう。接いて戦に熱酸化又はCVDによるSiO2。CVDによるSiO2を形成はCVDによるSiO2を形成はCVDによるSiO2を形成である。このシリコンウエハを石英文符器板上に熱圧者し、シリコンウエハの研摩を行なう。

次に第3回(B)に示す工程において、下地膜24 を除く収燥構造2を遅次エッチングし、最下層即 ち下地膜24の上に遮光性薄膜21からなる遮光層11 を形成する。この時間時に、遮光磨11の上には絶 リコンからなる遮光性薄膜21を堆積する。続いて 遠光性薄膜21の上に熱酸化法あるいは化学気相成 長法を用いて酸化シリコンからなる絶縁襲22を形 成する。最後に、絶縁護22の上にシリコン単結品 からなる半導体薄膜23を形成する。この半導体薄 観23は単結晶シリコン半導体基板を絶録膜22に対 して接着した後数皿の厚さまで研磨する事により 得られる。用いられる単結晶シリコン半導体基板 はLSI製造に用いられる高品質のシリコンウエ ハを用いる事が好ましく、その結晶方位は「iOO」 0.0±1.0の範囲の一様性を存し、その単結晶格 子欠陥密度は 500額ノビ以下である。かかる物理 特性を有するシリコンウエハの表面を先ず精密に 平滑仕上げする。続いて、平滑仕上げされた面を 絶縁膜22に対して重ね合わせ加急する事によりシ リコンウエハと支持基板1を互いに無圧着する。 この無圧若処理によりシリコンウエハと支持基板 1は互いに強闘に固治される。この状態で、シリ コンウエハを所望の似みになるまで研磨加工する のである。尚研密処理に代えてエッチング処理を

録膜22からなるゲート酸化膜10も形成される。この選光層11の形成は複合基板の全面に感光膜28を被覆した铁所望の形状にパタニングし、パタニングされた感光膜28をマスクとして選択的にエッチングを行なう事により得られる。

続いて第3回(C) に示す工程において、パタニングされた遊光層11及びゲート酸化膜10の2層構造の上に、素子領域25が形成される。素子領域25は、半導体海膜23のみを所望の形状に選択的にエッチングする事により得られる。このエッチングは、素子領域の形状に合わせてパタニングされた感光膜28をマスクとして半導体視路23を選択的にエッチングする事により行なわれる。

さらに第3図(D)に示す工程において、感光観 26を除去した後度出された半導体有限23の表面を 含めて全体的に無酸化糖形成処理を施こす。この 結果、半導体導限23の表面にはゲート酸化鏡8が 形成される。

続いて第3回(B)に示す工程において、業子領域25を関う機に化学気相成長法により多結晶シリ

コン臓を増殖する。この多粒品シリコン腺を所定の形状にパタニングされた過光腺(図示せず)を用いて選択的にエッチングし主ゲート電振9を形成する。この主ゲート電振9はゲート酸化験8を介して半導体薄膜23の上に配置される。

第3図(F)に示す工程において、主ゲート電紙 9をマスクとしてゲート酸化概名を介して不純物 のイオン注入を行ない、半導体薄膜23の中にドレ イン領域5及びソース領域6を形成する。この結 果、主ゲート電紙9の下方においてドレイン領域 5とソース領域6の間に不純物の注入されていな いトランジスタチャネル領域7が設けられる。

疑いて、第3回(G)に示す工程において、常子 環域を覆う様に保護機27を形成する。この結果、 進光層11及び主ゲート電極9を含むスイッチング 業子は保護機27の中に埋設される。

最後に第3回(H)に示す工程において、ソース 領域6の上にあるゲート要化験8の一部を除去し てコンタクトホールを形成しこの部分を扱う様に 透明画素階級3を形成する。過素電腦3は例えば

絶縁ゲートトランジスタを形成する事が可能である。用いるシリコン単結品膜は極めて高品質であるので得られた絶縁ゲート型トランジスタの電気特性も優れている。同時に、西京電極3も振調化技術によりミクロンオーダの寸法で形成する事ができるので高密度且つ整額な構造を有するアクティブマトリクス液晶用半導体装置を製造する事かできる。

第3回の場合は、単結晶半導体第21を熱圧者方法により形成した例についての支護例であった。単結晶半導体第を熱圧者でなく、エピタキシャル方法によって形成する場合の支護質を第4回を用いて設明する。先ず、サファイヤの様な透明な歴史では、第4回(B)のの場合、酸化アルミニウム101の結晶を発としてシリコンの競互をヘテロエピタキシャル成長する。酸化アルミニウムは、多結晶の場合にはその熱影響集散がある。と、第3回の支持基級に多結晶酸化アルミの

1 T O 等からなる透明材料から構成される。加えて番素電極3の下側に配置されている保護機27 6 例えば酸化シリコンから構成できるので透明であり、さらにその下側に配置されている石英ガラスからなる支持基板1も透明である。従って、画素電極3、保護機27及び石英ガラス支持基板1からなる3 層構造は光学的に透明であり透過型の光井装置に利用可能である。

逆にチャネル領域7を上下から挟む一対の主副 ゲート電優9及び11はポリシリコンから構成され でおり光学的に不透明である為人射光を遮断でき チャネル領域に適れるリーク電流を防止している。 完全に遮断する為にはシリコン、ゲルマニウム等 低パンドギャップの材料を使う。

上述した機に、第3図に示す製造方法においては、高品質の単結晶シリコンからなる半導体滞襲 23に対して600で以上の高温を用いた成襲処理、 高解像度のフォトリソエッチング及びイオン注入 処理等を建こす事によりミクロンオーダあるいは サブミクロンオーダのサイズを有する電界効果型

ニウムを用いた場合には、魚塩力が小さく、その 上に形成されている単語品シリコン裏の結晶性を 半導体プロセスの高温処理を介しても維持できる。 第4 凶においては、単結品酸化アルミニウムを 川いている為、第4巻(8)の様に単結品シリコン 農102をヘテロエピタキシャル成長する事ができ る。次に、成長した単結品シリコン幾102を第4 図(C)の様にパタニングして遮光膜 iliを形成す る。次に第4図(D)の様に絶録費il0を形成し、 さらに、その一部に次112をあけ、第4図(E)の 様に単粒晶シリコン膿[1]の表面を出す。次に、 非品質あるいは多数品の半導体機123を第4図(P) の様に形成する。穴112では、単粒品シリコン膜 111と半導体第123が接している。この状態で高 温熱基理を行うと、穴の部分の単粒品シリコン薬 111を確として半導体験128がラテラルエビ成長 する。従って、第4回(4)の様にその穴の近い領 城123人は単粒益化する。単粒益化されない領域 128Bは多数品状態になっている。このエピタキ シャル成長は、第4四(F)においては先ず多結晶

半導体膜123を形成し、熱処理によってラテラル エピ成長した例を示したが、第4回(E)の状態か らガスソースエピタキシャル成長、あるいは、波 相エピタキシャル成長しても第4図(G)の様に単 結晶半導体膜を形成できる。半導体膜としては、 シリコン、GaAs 農が可能である。次に、第4 図(B)に示す様に、トランジスタの基板になる領 城124をパタニングする。次に、第4因(1)の様 にゲート始録線108を形成し、最終的に、第4図 (J)の様に透明電紙103をドレイン領域106に接 袋したトランジスタを形成する。ソース領域105 とドレイン領域108との間のチャネル領域107の コンダクタンスは、ゲート電極125と遮光膜111 によって制御できる。 第4回(J)においては、選 光鸚!! はがソース領域105と接続した例を示した が、その必要はない。第4図(G)においてラテラ ルエピ成長は、3~5㎞と充分長く単結晶領域を 形成するので、邓4図(1)の様に単結晶のトラン ジスタを絶録験の上に形成できる。

最後に第5回を参照して本危明にかかる半導体

接置を用いて組立てられた光弁装置の例を説明する。図示する様に、光弁装置は半等体装置28と、 送半導体装置28と対向配置された対向基板29と、 半導体装置28と対向基板29の間に配置された域気 光学物質層例えば液晶層30等から構成されている。 半導体装置28には画業を規定する画業電極あるい は駆動電艇3と、所定の信号に応じて接駆動電艦 3を励起する為のスイッチング素子4とが形成されている。

半導体装置28は例えば石英ガラスからなる支持 基板1と支持基板1の上に形成された積層構造 2 とからなっている。加えて、支持基板1の裏面側には個光板31が接着されている。そして、スイッチング素子4は積層構造 2 に含まれる単立のスターン・半導体 薄膜に形成されている。このな扱いではマトリクス状に配置された扱いで表界効果型絶縁ゲートトランジスタのソース領域は対応する 種類 3 に接続されており、同じくドレイン電域は北直線32に接続されており、同じくドレイン電

様は信号様子に接続されている。半導体装置28は さらにXドライバ33を含み列状の信号様子に接続 されている。さらに、Yドライバ34を含み行状の 走査様32に接続されている。又、対向基板29はガ ラス基板35と、ガラス基板35の外側面に接着され た場光板38と、ガラス基板35の内側面に形成され た対向電極あるいは共通電極37とから構成されて いる。

図示しないが、各スイッチング常子4に含まれる進光層又は関ゲート電極も好ましくは主ゲート電極と共通に走査線32に接続されている。かかる結線により、スイッチング常子を構成するトランジスタのチャネル領域に流れるリーク電流を有効に防止する事ができる。あるいは、速光層は対応する事ができる。何れにしても、遮光層に所定の電圧を印刷する事によりバックチャネルに基づくリーク電流を有効に防止する事ができる。さらには、遮光層に印刷される電圧を創御する。さらには、遮光層に印刷される電圧を創御する。

する事も可能である。

これらスイッチング素子4のスイッチング性能 を扱わすためにオン/オフ電液比が用いられる。 液晶動作に必要な電流比は審込み時間と保障時間 から簡単に求められる。例えばデータ信号がテレ ビジョン信号である場合には、1 走査線期間の約 80μsec の間にデータ信号の90%以上を書込まね ばならない。一方、1フィールド期間である約18 asceで電荷の30%以上を保持しなければならない。 その結果、亀波比は5折以上必要となる。この点、 本発明によればチャネル領域は主顧ゲート電極に よって両面からそのコンダクタンスが創得される 構造となっているので、オブ時におけるリーク電 流は実質的に完全に除去されている。かかる構造 を有するスイッチング電子のオン/オフ比は6折 以上を十分に確保する事ができる。従って、極め て高速な信号応答性を有するアクティブマトリク スタイプの光井袋堂を得る事ができる。

(発明の効果)

上述した様に、本発明によればトランジスタ チャネル領域の両器に配置された一対の主動ゲー ト電極をポリシリコン等の遮光性材料で構成する 事によりチャネル領域を外部入射光から有効に 盗断する事ができ光常効果に基づくリーク常盗の 免生を有効に防止する事ができるという効果があ る。さらに、半導体育膜に形成されたトランジス タチャネル側域を上下から主ゲート電極及び尋電 性材料からなる道光面すなわち副ゲート電腦によ り制御する構造としたので、所谓パックチャネル を有効に防止する事ができ、振めてオンノオフ比 の優れた薄膜トランジスタを得る事ができる。こ の特果、非常に高速応答性に優れた且つ調動作の ない平板型光弁区動用半導体装置を得る事ができ るという効果がある。加えて、電界効果絶縁ゲー ト型トランジスタからなるスイッチング業子をシ リコン単結晶より構成される半導体溶験に形成す る事により、趙徽細旦つ超高密度の平板型光弁区 動用半導体装置を得る邪ができるという効果もあ 5.

4. 図面の個単な説明

第1団は平板型光弁朝駒用半導体装置の構造を 示す模式的部分斯面図、第2図はかかる半導体装 置の製造に用いられる協合基板の構造を示す模式 的部分虧面図、第3図及び第4図は平板型光井駆 動用半導体装置の製造工程を示すそれぞれ別の模

7 信号概

式的工程図、及び第5図は本半導体室置を用いて 構成された平板型光弁装置の構造を示す模式的分

解料規模である。

2… 被磨構造 1…支持基板

4 … スイッチング業子 3 … 画素電極

6 … ソース領域 5---ドレイン領域

8…ゲート酸化器 て…チャネル領域

10… ゲート酸化菓 9…主ゲート電標

21 -- 選光柱薄膜 [[… 遺光層 23---半導体薄膜

22… 絶録纂 24…下地票

らソース横浜 n 「サカ系像 11 速光量 第 1 図 23 平界体膜

幕 2 图

3 曲录电极


2指着福度


21 建龙柱草眼




工盘技術院電子技術組合研究所長

*





第4团



第1頁の続き 劉Int. CL. 5 G 02 F 1/136			登別配号 500		庁内整理番号 9018-2K				
⑫発	明	者	小	島	芳	和	A.÷Lrtt		セイコー電子工業株式
伊発	明	者	讍	巣	博	昭	東京都江東区 会社内	上戶6丁目31番1号	セイコー電子工業株式